https://yannick-bornat.enseirb-matmeca.fr/wiki/ 2026-05-26T18:56:20+00:00 https://yannick-bornat.enseirb-matmeca.fr/wiki/ https://yannick-bornat.enseirb-matmeca.fr/wiki/lib/exe/fetch.php/wiki:dokuwiki.svg text/html 2023-10-16T07:20:44+00:00 Anonymous (anonymous@undisclosed.example.com) https://yannick-bornat.enseirb-matmeca.fr/wiki/doku.php/en201:accueil?rev=1697440844&do=diff TPs de VHDL Cette page est dédiée aux TPs de VHDL en 2e année de l'ENSEIRB-MATMECA ---------- TP1 * [ texte du TP1] ressources * [ Fichier de contraintes pour les cartes Nexys4] * [ Fichier de contraintes pour les cartes Nexys4DDR et NexysA7 ] ---------- TP2 * [ texte du TP2] fichiers ressources * [ ROM_sinus.vhd ] * [ UART_recv ] : module de réception UART * [ merger_8b_to_16b ] : module de reconstruction des échantillons