Rappels de VHDL
(1 séance)
Synthèse de VHDL
(2 séances)